L'Itanium 3, première puce bicéphale d'Intel

C'est désormais officiel. Prévue pour 2005, la troisième génération d'Itanium, nom de code Montecito, sera dotée de deux processeurs gérés par un bus ' arbitre ' assurant l'interface avec le reste du système. Cette puce sera toutefois compatible avec le support (socket) de la génération actuelle d'Itanium.De plus, ' chaque processeur aura sa propre mémoire cache de niveau 3, dont la taille sera comprise entre 18 et 20 Mo ', précise Manny Vara, porte-parole dIntel. Comparée aux 6 Mo de mémoire cache de niveau 3 de l'Itanium 2 (Madison) prévu cet été, et aux 9 Mo de son successeur, l'année prochaine (Madison II), la taille du cache de l'Itanium 3 est tout simplement énorme.

1 milliard de transistors dans deux ans

' Malgré l'importance de la mémoire intégrée dans la puce, la cartouche supportant Montecito consommera 130 watts, comme celle de l'Itanium actuel ', ajoute Manny Vara.Avec ses deux processeurs et leur énorme mémoire cache, l'Itanium 3 dépassera, dans deux ans, le milliard de transistors, contre 410 millions pour Madison et un peu plus de 500 millions pour Madison II. Ce qui correspond à une accélération de la loi de Moore, qui établit le doublement du nombre de transistors tous les 18 mois.Une performance que Gordon Moore, l'auteur de la loi qui porte son nom, ne manquera certainement pas de signaler aujourd'hui, lors de son discours d'inauguration à la conférence ISSCC, qui a commencé dimanche à San Francisco.