Associant l’environnement de covérification Seamless CVE, de Mentor Graphics, et le langage Tau SDL (Specification and Description Language), de Telelogic, la solution intégrée ainsi formée réduit les coûts de mise au point des projets en permettant une vérification très en amont du cycle de conception et un prototypage rapide des systèmes enfouis. Elle supporte les modèles Seamless pour processeurs PowerPC, Mips Nec et Mcore.
👉🏻 Suivez l’actualité tech en temps réel : ajoutez 01net à vos sources sur Google, et abonnez-vous à notre canal WhatsApp.
